做为现今流行的 深亚微米集成电路物理验证工具，calibre 有其强大的功能，其 v2lvs命令能够方便的把verilog格式网表转为spice格式网表，对于IC后端的工程师来说是非常有用，且有必要掌握的。
admin
经常坐着的工作的白领健康
坐着工作时间越来越长，身体却抗议了：脖子疼、腰也疼、吃饭不香又便秘……长此下去如何得了？！不要一直坐着，为了健 … 阅读更多
将label中的尖括号转为中括号的skill
说实话，经常遇到的是把APR中的带[ ]的label转为带< >，这尖括号改为中括号还挺少用的，不过今天是网上转悠的时候遇到了，本着现在不用，以后可能用的想法，就留个备份了。使用说明程序中已说明。
htaccess将多域名301定向到主域名
七月开始启用了新申请的www.chiplayout.net的域名，之前的www.layoutcn.com的又不 … 阅读更多
Redhat安装IC610出现libXp.so.6解决方法
感觉Ubuntu对EDA软件的支持还是有点欠缺，这能折腾到Redhat AS 5上面来了，在安装Candenc … 阅读更多
linux mount windows文件大写变小写的解决
在Linux OS下mount Windows的文件系统后，进入/mnt目录查看，发现windows的文件夹和 … 阅读更多
简单提一下calibre-LVS中hcells的应用
在做大屏LCD Driver的chip layout TOP层验证时，因为SRAM和APR部分layout(版 … 阅读更多
CMOS制造中的轻掺杂漏(LDD)注入工艺
随着栅的宽度不断减小，栅结构下的沟道长度也不断的减小， 为了有效的防止短沟道效应，在集成电路制造工艺中引入了轻掺杂漏工艺（LDD），当然这一步的作用不止于此，大质量材料和表面非晶态的结合形成的浅结有助于减少源漏间的沟道漏电流效应。同时LDD也是集成电路制造基本步骤的第四步。