晶体管中的多晶硅栅(polysilicon gate)结构的制作是整个CMOS流程中最关键的一步，它的实现要经过栅氧层的形成和多晶硅栅刻蚀这两个基本过程，多晶硅栅的最小尺寸决定着一个工艺的特征尺寸，同进也为下面的源漏注入充当掩膜的作用，这也是做为IC版图工程师需要掌握的基础知识。
admin
晶体管版图的画法对其电阻的影响
我们都知道在CMOS工艺中的晶体管由源极（active）,栅极（poly-silicon） 和漏极（activ … 阅读更多
利用nettran将.v/verilog网表转为spice网表
之前有文章中中已经提到了利用nettran实现多种格式网表之间的转换，下面说一下nettran是如何将 verilog网表转为spice网表的。
国内上google+/youtobe/facebook/twitter的方法
身在国内，是否为上不了流行的faceboot, twitter,google+等社交网站页烦恼呢，其实可以通过 … 阅读更多
ic layout设计中的几种功率管(power mos)版图
简单提一下几种power mos的 layout 画法，并简要说明其优缺点。
利用linux tree命令移除*.cdslck文件脚本
之前有篇文章已经说过在layout时产生 .cdslck 文件的删除方法，今天再介绍一个利用脚本删除的方法。保存下面一段代码为 rmlcks.sh，并将其权限改为755，直接运行并确认就可以删除 .cdslck文件了。
删除(解锁) view-layout目录中＊.cdslck文件
在Cadence打开的情况下，我在们做IC layout时计算机可能会因为崩溃或断电而使你的view>layout目录或view>schematic目录中产生一个以 .cdslck 结尾的文件。有了这个文件，它会防止任何人去编辑、改变打开的 schematic 或 layout 。可以通过以下方法解决这个问题。
Resize the Command Interface Window (CIW)
Command Interface Window (CIW)是一个命令行窗口。这个窗口的尺寸和位置是由显示屏的左下和右上的坐标来固定的，左下角为它的原点，cadence默认CIW在屏幕底部中间（如下图），可以通过修改相应的文件将其调整到自己喜欢的屏幕位置。
cadence icfb打开CIW自动弹出Library Manager
据本人观察，大多数layouter在使用cadence时，输入icfb并打开CIW窗口后，接下来要做的事情就是 … 阅读更多
ic610帮助文档cdsdoc错误libpthread.so.0
按照网上cadence ic610的安装方法完成安装，并在 .bashrc 中进行设置，但 输入 cdsdoc 后不能打开 cadence 帮助文档，并提示 /home/eda/ic610/tools/jre/bin/java: error while loading shared libraries: libpthread.so.0: cannot open shared object file: No such file or directory 错误，逛遍了中外EDA 论坛，解决办法如下。