在Cadence打开的情况下,我在们做IC layout时计算机可能会因为崩溃或断电而使你的view>layout目录或view>schematic目录中产生一个以 .cdslck 结尾的文件。有了这个文件,它会防止任何人去编辑、改变打开的 schematic 或 layout 。可以通过以下方法解决这个问题。
IC版图设计中电阻的匹配基础篇
在IC版图(layout)的设计中,作为无源器件的电阻,其匹配也是很重要的,一个优秀的IC版图工程师将会遵守更 … 阅读更多
集成电路版图设计经验交流
在IC版图(layout)的设计中,作为无源器件的电阻,其匹配也是很重要的,一个优秀的IC版图工程师将会遵守更 … 阅读更多
晶体管的匹配在模拟电路中有很高的应用频率,比如一些差分对电路,主要依靠栅极到源极电压的匹配。同时像电流镜,主要 … 阅读更多
我们都知道在CMOS工艺中的晶体管由源极(active),栅极(poly-silicon) 和漏极(activ … 阅读更多
简单提一下几种power mos的 layout 画法,并简要说明其优缺点。
在Cadence打开的情况下,我在们做IC layout时计算机可能会因为崩溃或断电而使你的view>layout目录或view>schematic目录中产生一个以 .cdslck 结尾的文件。有了这个文件,它会防止任何人去编辑、改变打开的 schematic 或 layout 。可以通过以下方法解决这个问题。
基本的mos管的pcell建立 在新建的cellview中进行以下操作 Tools … 阅读更多
布局前的准备:[↓]
1 查看捕捉点设置是否正确.08工艺为0.1,06工艺为0.05,05工艺为0.025.[↓]
2 Cell名称不能以数字开头.否则无法做DRACULA检查.[↓]
3 布局前考虑好出PIN的方向和位置[↓]
4 布局前分析电路,完成同一功能的MOS管画在一起[↓]
5 对两层金属走向预先订好。一个图中栅的走向尽量一致,不要有横有竖。[↓]
6 对pin分类,vdd,vddx注意不要混淆,不同电位(衬底接不同电压)的n井分开.混合信号的电路尤其注意这点.[↓]
7 在正确的路径下(一般是进到~/opus)打开icfb.[↓]
8 更改cell时查看路径,一定要在正确的library下更改,以防copy过来的cell是在其他的library下,被改错.[↓]
9 将不同电位的N井找出来.[↓]
[↓]