层间介质（ILD）充当了各层金属间以及第一层金属与硅之间的介质材料。层间介质上有许多小的通孔，这些层间介质上的 … 阅读更多
随着栅的宽度不断减小，栅结构下的沟道长度也不断的减小， 为了有效的防止短沟道效应，在集成电路制造工艺中引入了轻掺杂漏工艺（LDD），当然这一步的作用不止于此，大质量材料和表面非晶态的结合形成的浅结有助于减少源漏间的沟道漏电流效应。同时LDD也是集成电路制造基本步骤的第四步。
晶体管中的多晶硅栅(polysilicon gate)结构的制作是整个CMOS流程中最关键的一步，它的实现要经过栅氧层的形成和多晶硅栅刻蚀这两个基本过程，多晶硅栅的最小尺寸决定着一个工艺的特征尺寸，同进也为下面的源漏注入充当掩膜的作用，这也是做为IC版图工程师需要掌握的基础知识。
我们都知道在CMOS工艺中的晶体管由源极（active）,栅极（poly-silicon） 和漏极（activ … 阅读更多
简单提一下几种power mos的 layout 画法，并简要说明其优缺点。
在Cadence打开的情况下，我在们做IC layout时计算机可能会因为崩溃或断电而使你的view>layout目录或view>schematic目录中产生一个以 .cdslck 结尾的文件。有了这个文件，它会防止任何人去编辑、改变打开的 schematic 或 layout 。可以通过以下方法解决这个问题。
