金属层中的气隙（air gap）
金属层中的气隙（air gap） 在先进工艺节点，金属层中的 气隙（air gap） 往往被忽视，却能在电性能、可靠性甚至良率上带来致命打击。本文从成因、现象、危害到预防措施系统梳理，帮助设计与工艺团队快速识别并规避这一隐患。 --- 一、气隙从何而来？ | 根源类别 | 典型触发因素 | |---|---| | 残留气体/杂质 | 金属沉积前腔体真空不足、表面清洗不彻底 | | 工艺缺陷 |...
15.Process
2025年9月28日
浏览量：--
共找到 30 篇文章
显示 30 / 30 篇文章
半导体芯片的切割道中不添加dummy会怎么样
半导体芯片的切割道中不添加dummy会怎么样 >在半导体芯片制造过程中，切割道（scribe line 或 street）是晶圆上用于分隔各个芯片（die）的细线，其主要作用是在晶圆划片（dicing）时提供指导线，以确保芯片能够准确切割。在切割道中添加dummy patterns（或称为dummy structures）是一种常见的做法，这些dummy...
台积电、三星、Intel先进制程对比
台积电、三星、Intel先进制程对比 image 台积电、三星、Intel先进制程对比，半导体评断技术实力，看的是晶体管效能、芯片金属层连结及芯片闸密度，后二者台积电都已超越英特尔，一旦台积电二年内在晶体管效能追平英特尔，台积电将可正式跃居全球半导体新霸主地位
2020年7纳米制程 摩尔定律的终点站
2020年7纳米制程 摩尔定律的终点站 美国国防部先进研究项目局微系统技术办公室主管罗伯特-克罗韦尔（Robert Colwell）认为，摩尔定律的终结不只对物理界影响巨大，对经济的影响也很大。克罗韦尔称：“我认为是时候为摩尔定律的终结作计划了，不只要思考它何时终结，思考它为什么终结也很有意义。”周一时，克罗韦尔在斯坦佛大学作演讲，主题为“芯片设计游戏的摩尔定律将终结”。...
半导体工艺中几种常见的光刻方法
半导体工艺中几种常见的光刻方法 > 光刻是芯片制造的核心环节，不同的曝光方式决定了分辨率、良率和成本。本文用一张表带你快速看懂三种主流方案的差异与典型应用。 | 曝光方式 | 分辨率 | 掩膜损伤 | 量产良率 | 典型应用 | | :-------------------- | :----------------------- | :--------------- |...
晶体管的名称属性—IGBT和MCT
晶体管的名称属性—IGBT和MCT >总的来说, 晶体管可以划分为两类：双极型晶体管(BT)和场效应晶体管(FET)。 基本特点： 双极型晶体管 是两种载流子都参与工作的器件，通过的电流主要是少数载流子的扩散电流，是电流控制的器件，BJT和可控硅等晶闸管都是典型的双极型晶体管； 场效应晶体管 是一种载流子——多数载流子工作的器件，通过的电流主要是多数载流子的漂移电流，是电压控制的器件，JFET、M...
一颗 45nm CPU的制造过程
一颗 45nm CPU的制造过程 沙子 硅是地壳内第二丰富的元素，而脱氧后的沙子(尤其是石英)最多包含25％的硅元素，以二氧化硅(Si O2)的形式存在，这也是半导体制造产业的基础。 硅熔炼 12英寸/300毫米晶圆级，下同。通过多步净化得到可用于半导体制造质量的硅，学名电子级硅(EGS)，平均每一百万个硅原子中最多只有一个杂质原子。此图展示了是如何通过硅净化熔炼得到大晶体的，最后得到的就是硅锭(...
美研制出栅长20纳米的新型“4维”晶体管
美研制出栅长20纳米的新型“4维”晶体管 据物理学家组织网12月6日（北京时间）报道，美国普渡大学和哈佛大学的研究人员推出了一项极为应景的新发明：一种外形如同一颗圣诞树一样的新型晶体管，其重要组件“门”（栅极）的长度缩减到了突破性的20纳米。这个被称为“4维”晶体管的新事物预告了引领半导体工业和未来计算机领域发展的潮流。该研究成果将于12月8日至12日在旧金山举行的国际电子元器件会议上以两篇论文的...
CMP后清洗技术进展
CMP后清洗技术进展 摩尔定律的一个重大副作用就是从不明确地确定半导体产业中的技术问题。对目前制造节点完全适用的材料和工艺可能几年后就不够了。问题出自特征尺寸的不断缩小。极细线条中的性能与大块材料的性质能有极大的差别。 根据下式，减少粗导线的截面积电阻就增加： R=(l\*ρ)/A 式中，l=导线长度，ρ=电阻率=常数，A=截面积。但是，当线宽在100nm以下时，界面处的散射和晶粒边界比块状材料性...
化学机械平坦化CMP
化学机械平坦化CMP 到了20世纪80年代后期，IBM开发了化学机械平坦化（chemical mechanical planarization, CMP）的全局平坦化方法。它成为20世纪90年代高密度半导体制造中平坦化的标准。 自20世纪90年代中期以来，化学机械平坦化成为实现多层金属技术的主要平坦化技术。 在硅片上可以进行局部平坦化，也可以对包含所有芯片的整个硅片表面进行全局平坦化。平坦化的类型...
半导体制造中的平坦化技术
半导体制造中的平坦化技术 ::: img Card `yaml - img: /public/f 9abddd 65439_11 B62/1-IC.jpg name: 1-不平坦的IC表面 ` ::: ::: img Card `yaml - img: /public/f 9abddd 65439_11 B62/2-.jpg name: 2-反刻平坦化 ` ::: ::: img Card...
半导体制造中传统的平坦化技术
半导体制造中传统的平坦化技术 20世纪70年代出现了多层金属技术，但伴随其出现的较大的表面起伏也成为了亚微米图形制作的不利因素，如下图所示。更高的芯片封装密度加剧了表面的起伏程度。随着IC设计中越来越频繁的使用多层金属技术，并要求更小的器件和内连线尺寸，先进IC的表面出现更高的台阶和深宽更大的沟槽，使得台阶覆盖和沟槽填充变得更困难。表面起伏的主要负面影响是在光刻时对线宽失去了控制...
关于IC版图中的metal slot和metal density
关于IC版图中的metal slot和metal density 在IC版图[layout]时，Design Rules中往往会注明金属线大于一定宽度时要挖slot，同时也会对metal density做出限定，小于规定的百分比时就要加dummy metal，由此看到的是这两条规则向着同一目的，那就是整个芯片上的金属的均匀性。 !metal_slot...
POLYCIDE与SALICIDE结构,制程及性能详细对比
POLYCIDE与SALICIDE结构,制程及性能详细对比 >之前有篇《SILICIDE、SALICIDE和POLYCIDE工艺的整理》中已经对POLYCIDE与SALICIDE的区别做过比较，但只是些零散的文字性的描述，本篇将加入部分图片，用以说明POLYCIDE和SALICIDE在结构目的，工艺，源漏电阻，热稳定性，硅和金属的互扩散以及对掺杂的影响等几方向的不同。...
CMOS制作基本步骤
CMOS制作基本步骤 > 把整条生产线浓缩成 14 张“脑内卡片”，画版图时随时对照，避免踩坑。 --- ::: img Card `yaml - img: /public/493ae 0c 2dd 4c_19 D3/cmos-fabrication-steps.jpg name: CMOS制作中主要步骤 ` ::: 0. 版图与工艺的对应关系 | Fab 区域 | 做哪几步 | 版图层示例 |...
CMOS制作步骤（十）：Via-2, Plug-2,Metal-2及Top Metal形成
CMOS制作步骤（十）：Via-2, Plug-2,Metal-2及Top Metal形成 >在Via-1, Plug-1及Metal-1互连形成后，接下来形成的是Via-2, Plug-2及Metal-2。除了要填充Metal-1上刻蚀出的大小不等的间隙，ILD-2的制作与ILD-1的制作非常相似。间隙的填充使用介电材料填充间隙，这些材料能够进入细小的空间从而避免了能够影响电学性能的空洞和其它缺...
CMOS制作步骤（九）：Via-1, Plug-1及Metal-1互连的形成
CMOS制作步骤（九）：Via-1, Plug-1及Metal-1互连的形成 >层间介质（ILD）充当了各层金属间以及第一层金属与硅之间的介质材料。层间介质上有许多小的通孔，这些层间介质上的细小开口为相邻的金属层之间提供了电学通道。通孔中有导电金属（通常是钨，称为钨塞）填充，钨塞放置在适当的位置，以形成金属层间的电学通路（见图1，图2）。第一层层间介质是下面将要介绍的一系列互连工艺的第一步。 *...
CMOS制作步骤（八）：局部互连工艺
CMOS制作步骤（八）：局部互连工艺 局部互连 CMOS制作步骤中接触孔形成后下一步便是在晶体管以及其它钛硅化物接触之间布金属连接线。在下面的工艺流程中用的方法称为局部互连 （LI）。形成局部互连的步骤与形成浅槽隔离的步骤一样复杂。工艺首先要求淀积一层介质薄膜，接下来是化学机械抛光、刻印、刻蚀和钨金属淀积，最后以金属层抛光结束（图1和图2）。这种工艺称为大马士革（damascene），名字取自几千...
CMOS制作步骤（七）：接触（孔）形成工艺
CMOS制作步骤（七）：接触（孔）形成工艺 接触孔形成工艺 目的是在所有硅的有源区形成金属接触。这层金属接触可以使硅和随后沉积的导电材料更加紧密地结合起来（如下图）。硅片表面的沾污和氧化物被清洗掉后，会利用物理气相沉积(PVD)在硅片表面沉积一层金属，即在一个等离子的腔体中带电的氩离子轰击金属靶，释放出金属原子，使其沉积在硅片表面。之后对硅片进行高温退火，金属和硅在高温下形成金属硅化物,最后用化学...
CMOS制作步骤（六）：源/漏注入工艺
CMOS制作步骤（六）：源/漏注入工艺 在侧墙形成后，需要进行的就是源/漏注入工艺 。 先要进行的是n+源/漏注入，光刻出n型晶体管区域后，进行中等剂量的注入，其深度大于LDD的结深，且二氧化硅构成的侧墙阻止了砷杂质进入狭窄的沟道区。接下来进行P+源/漏注入，在光刻出了要进行注入的P型晶体管区域后，同样进行中等剂量注入，形成的结深比LDD形成的结深略大，侧墙起了同样的阻挡作用。注入后的硅片在快速退...
CMOS制作步骤（五）：侧墙的形成
CMOS制作步骤（五）：侧墙的形成 > 两步搞定：CVD 淀积二氧化硅 + 各向异性干法刻蚀，无需掩膜即可在多晶硅栅两侧“自动”留下隔离侧墙。 --- 1. 目的 - 阻挡大剂量源漏注入过于靠近沟道 - 防止沟道过短或源漏穿通 - 为后续 LDD / S/D 注入 提供自对准隔离 --- 2. 工艺流程（仅 2 步） | 步骤 | 工艺 | 关键参数 / 说明 | |---|---|---| |...
CMOS制造中的轻掺杂漏(LDD)注入工艺
CMOS制造中的轻掺杂漏(LDD)注入工艺 > CMOS 制造第四步，防短沟道、降漏电、造浅结，一步到位。 1. 为什么需要 LDD？ - 栅宽 ↓ → 沟道长度 ↓ → 短沟道效应 ↑ - 高电场 → 热载流子退化 & 漏电流 ↑ - 解决思路：在源/漏与沟道之间插入 低浓度、浅结 过渡区 → LDD 2. LDD 工艺总览 | 步骤 | 目的 | 关键工艺 | |---|---|---| |...
CMOS制造中的多晶硅栅结构工艺
CMOS制造中的多晶硅栅结构工艺 > 四步完成：栅氧 → 淀积 Poly → 光刻 → 刻蚀；特征尺寸由此定义，同时自对准掩蔽后续 S/D 注入。 --- 1. 工艺地位 - 特征尺寸决定者：栅长 = 工艺节点 - 自对准掩膜：后续 LDD / S/D 注入均以它为硬掩膜 - 关键质量指标：线宽控制、侧壁陡直度、表面粗糙度 2. 四步流程 | 步骤 | 工艺 & 设备 | 关键参数 / 目的 |...
SILICIDE、SALICIDE和POLYCIDE工艺的整理
SILICIDE、SALICIDE和POLYCIDE工艺的整理 >Silicide、Salicide和Polycide，这三个名词对应的应用应该是一样的，都是利用硅化物来降低POLY上的连接电阻.。 SILICIDE 就是金属硅化物，是由金属和硅经过物理－化学反应形成的一种化合态，其导电特性介于金属和硅之间，而POLYCIDE和SALICIDE则是分别指对着不同的形成ILICIDE的工艺流程，下面...
CMOS制作步骤（一） 双阱工艺
CMOS制作步骤（一） 双阱工艺 现在COMS工艺多采用的双阱工艺制作步骤主要表现为以下几个步骤： ■ N阱的形成 1. 外延生长 *外延层已经进行了轻的P型掺杂 2. 原氧化生长 这一氧化层主要是a)保护表面的外延层免受污染，b)阻止了在注入过程中对硅片过度损伤，c)作为氧化物层屏蔽层，有助于控制流放过程中杂质的注入深度 3. 第一层掩膜 ，n阱注入 4. n阱注放（高能） 5. 退火...
光刻中常见的效应和概念
光刻中常见的效应和概念 波效应（Standing Wave Effect） - 现象：在光刻胶曝光的过程中，透射光与反射光（在基底或者表面）之间会发生干涉。这种相同频率的光波之间的干涉，在光刻胶的曝光区域内出现相长相消的条纹。光刻胶在显影后，在侧壁会产生波浪状的不平整。 - 解决方案： - a、在光刻胶内加入染色剂，降低干涉现象； -...
OPC Mask(光学临近修正掩膜)
OPC Mask(光学临近修正掩膜) > 从 MEMS 圆角困惑到 16 nm 版图，一次说清 OPC 的来龙去脉。 1. 为什么会有 OPC？ 深亚微米时代 - 关键图形 CD “改掩膜，而不是改工艺” 在 Tape-Out 之前，对版图做 几何补偿，使得曝光后 硅片图形 = 设计意图。 3. 典型修正示例 | 设计缺陷 | OPC 修正 | 备注 | |---|---|---| | 线端缩短...
半导体中的各种现象和效应
半导体中的各种现象和效应 半导体 中有许多现象 和效应 ，大概如下所列： * 强场效应 －－MOS FET的结击穿、绝缘膜击穿、热电不稳定性等 * 电场效应 －－FET（场效应晶体管）等 * 隧道效应 －－隧道二极管、齐纳二极管等 * 光电效应 －－光电子发射、光电导、光生电动势、发光感光器件、太阳能电池、发光二极管、二极管激光器等 * 压电效应...
浅槽隔离工艺（STI）
浅槽隔离工艺（STI） 相信很多在现在看工艺厂的相关文档时，会看到有些图上面标有STI的注释，STI是英文 shallow trench isolation的简称，翻译过来为 浅槽隔离 工艺。 STI通常用于0.25um以下工艺，通过利用氮化硅掩膜经过淀积、图形化、刻蚀硅后形成槽，并在槽中填充淀积氧化物，用于与硅隔离。 下面详细介绍一下浅槽隔离的步骤，主要包括：槽刻蚀、氧化物填充和氧化物平坦化。...
LOCOS之birds beak(鸟嘴效应)
LOCOS之birds beak(鸟嘴效应) >在传统的硅的局部氧化（LOCOS）过程中，当氧扩散穿越已生长的氧化物时，它也会在其它方向上扩散。一些氧原子纵向扩散进入硅，另一些氧原子横向扩散，这样就造成氮化物掩膜下有着轻微的侧面氧化生长。由于氧化层比消耗的硅更厚，所以在氮化物掩膜下的氧化生长会装氮化物的边缘抬高。这种现现被称为“鸟嘴效应”（bird's beak）。 ::: img Card...